EPM5192JC-1 vs EPM5192JC-ES Comparación

Comparación detallada lado a lado de EPM5192JC-1 por Altera y EPM5192JC-ES por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-1 EPM5192JC-ES
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,40 $16,45
Family MAX 5000 —
Device Type CPLD - Complex Programmable Logic Device CPLD (EPLD)
Technology CMOS, UV-Erasable / OTP CMOS
Macrocells 192 192
Usable Gates 3750 —
Propagation Delay (tPD) 40 ns (speed grade -1) —
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
User I/O Pins 84 [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed —
JEDEC Package Code S-CQCC-J84 —
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range for ES grade]
Configuration Memory UV-EPROM (erasable under UV lamp) EPROM (UV-erasable, one-time programmable for JC-ES)
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) —
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Device Family — MAX 5000
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
Encapsulado — 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Tipo de montaje — Surface Mount
Programming — Altera MAX+PLUS II or compatible programmer
Tensión de alimentación — [DATA_NEEDED: VCC nominal]
Estado RoHS — [DATA_NEEDED: RoHS compliance]
Lead-Free — [DATA_NEEDED: lead-free status]
Nivel MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización