EPM5192JC-1 vs EPM5192JC1 Comparación

Comparación detallada lado a lado de EPM5192JC-1 por Altera y EPM5192JC1 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-1 EPM5192JC1
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,40 $48,30
Family MAX 5000 MAX 5000 (MAX 5xxx CPLD)
Device Type CPLD - Complex Programmable Logic Device —
Technology CMOS, UV-Erasable / OTP —
Macrocells 192 —
Usable Gates 3750 3750
Propagation Delay (tPD) 40 ns (speed grade -1) —
Maximum Internal Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (nominal)
User I/O Pins 84 —
Package Type 84-pin Ceramic Quad Flat Pack (CQFP), windowed —
JEDEC Package Code S-CQCC-J84 —
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temp range]
Configuration Memory UV-EPROM (erasable under UV lamp) —
Programming Interface Altera MAX programming interface (parallel, pre-JTAG for this family) JTAG-compatible (Altera MAX 5xxx)
Process CMOS EPROM —
I/O Standard TTL/CMOS 5 V compatible —
Manufacturer — Intel (formerly Altera Corporation)
Macro Cells — 192
Maximum Operating Frequency — 62.5 MHz
Process Technology — 0.5 µm CMOS, UV-erasable EPROM
Propagation Delay (typ) — [DATA_NEEDED: propagation delay in ns]
I/O Pins — [DATA_NEEDED: I/O pin count]
Encapsulado — [DATA_NEEDED: exact package from datasheet]
Tipo de montaje — [DATA_NEEDED: surface mount or through-hole]
Logic Blocks (LABs) — 24 (8 macrocells per LAB)
Estado RoHS — unknown
AEC-Q100 — not_applicable
Lifecycle — Obsolete - last-time-buy stock only at franchised distributors

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización