EPM7128ELC84-12 vs EPM7096LC84-7 Comparación
Comparación detallada lado a lado de EPM7128ELC84-12 por Altera y EPM7096LC84-7 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPM7128ELC84-12 | EPM7096LC84-7 |
|---|---|---|
| Marca | Altera | Intel |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $10,40 | $19,85 |
| Family | MAX 7000 (MAX 7000E series) | MAX 7000 |
| Logic Family | CMOS, EEPROM-based | — |
| Usable Gates | 2,500 | — |
| Macrocells | 128 | 96 |
| Logic Array Blocks (LABs) | 8 | 4 |
| User I/Os | 84 | — |
| Propagation Delay (tpd1) | 12 ns | — |
| Internal Global Clock Frequency | 90.9 MHz | — |
| Setup Time | 4.5 ns | — |
| Supply Voltage (VCCINT / VCCIO) | 5 V (4.75 V to 5.25 V) | — |
| Temperatura de funcionamiento | 0C to +70C (commercial) | 0C to +70C (commercial, LC suffix) |
| Encapsulado | 84-pin PLCC (J-Lead, QCCJ) | 84-pin PLCC (Plastic Leaded Chip Carrier) |
| Tipo de montaje | Surface Mount (PLCC socket compatible) | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Recuento de pines | 84 | — |
| Estado RoHS | Non-compliant (legacy 5V part, SnPb finish) | Non-compliant (original Altera product, leaded PLCC package) |
| User I/O Pins | — | 64 |
| Speed Grade (tPD) | — | 7.5 ns |
| Tensión de alimentación | — | 5.0 V |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Architecture | — | Second-generation MAX |
| I/O Logic Levels | — | 5.0 V TTL/CMOS-compatible |
| Estado del ciclo de vida | — | Obsolete - PCN/PDN issued by Intel |