EPM7256SQC208-15 vs EPM7256AQC208-7 Comparación

Comparación detallada lado a lado de EPM7256SQC208-15 por Altera y EPM7256AQC208-7 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256SQC208-15 EPM7256AQC208-7
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $3,65 $27,20
Family MAX 7000S MAX 7000A
Series EPM7256 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 256 256
Logic Array Blocks (LABs) 16 16
Usable Gates 5000 5,000
User I/O Pins 164 —
Pin-to-Pin Delay (tPD) 15 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Rango de temperatura de funcionamiento 0 C to +70 C (Commercial) 0C to +70C (commercial)
Encapsulado 208-pin PQFP (28x28 mm) 208-Pin PQFP (28 x 28 mm)
Tipo de montaje Surface Mount Surface Mount
Programmable Power Mode Yes (per-macrocell turbo-bit) —
JTAG (IEEE 1149.1) Boundary-Scan Yes —
In-System Programmability (ISP) Yes —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Estado RoHS Contains lead / RoHS non-compliant (per third-party listing) [DATA_NEEDED: RoHS status]
Lead-Free Status Contains lead —
Programmable Type — In System Programmable (ISP), EEPROM-based
Maximum User I/O Pins — 164
Pin-to-Pin Logic Delay (tPD) — 7 ns
Maximum Counter Frequency — 125 MHz
Internal Toggle Frequency — 227.3 MHz
Supply Voltage - Internal — 3.0 V to 3.6 V
I/O Voltage Compatibility — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Supplier Device Package — 208-PQFP (28x28)
JTAG Interface — IEEE 1149.1 (JTAG) boundary scan
Speed Grade — -7
Nivel MSL — [DATA_NEEDED: MSL level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización