EPM9400LC84-15 vs EPM9400LC84-20 Comparación

Comparación detallada lado a lado de EPM9400LC84-15 por Altera y EPM9400LC84-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9400LC84-15 EPM9400LC84-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $23,10 $38,50
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 8,000 8,000 (6,000 to 12,000 typical range)
Macro Cells 400 —
Logic Array Blocks 25 —
Maximum User I/Os 59 —
Maximum Operating Frequency 117.6 MHz —
Speed Grade -15 (15 ns pin-to-pin delay) —
Core Supply Voltage (VCCINT) 5.0 V —
Input Logic Compatibility TTL, 3.3 V and 5.0 V tolerant —
Configuration Memory EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE Std. 1149.1 compliant (ISP) —
Encapsulado 84-pin PLCC 84-pin PLCC (Plastic Leaded Chip Carrier)
Tipo de montaje Surface Mount Surface Mount (PLCC socket or SMT land pattern)
Temperatura de funcionamiento 0C to +70C (Commercial) Commercial (0C to +70C) - assumed from -20 speed grade
Minimum VCCINT 4.75 V —
Programming Method In-System Programmable via JTAG —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Architecture — Multiple Array Matrix (MAX), 3rd generation, EEPROM-based
Macrocells — 400
Flip-Flops — 580
Maximum User I/O — 55
Pin-to-Pin Propagation Delay — 20 ns (speed grade -20)
Maximum Counter Frequency — 144 MHz
Supply Voltage (VCCINT) — 5 V
I/O Voltage (VCCIO) — 3.3 V or 5 V (configurable)
In-System Programming — Yes (IEEE 1149.1 JTAG)
Process Technology — CMOS EEPROM

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización