EPM9560ARC208-10 vs EPM9560ARI208-10N Comparación

Comparación detallada lado a lado de EPM9560ARC208-10 por Intel y EPM9560ARI208-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560ARC208-10 EPM9560ARI208-10N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $22,10
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 12,000
Macrocells 560 macrocells 560
Logic Array Blocks 35 LABs —
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Internal Frequency 144.9 MHz —
Tensión de alimentación 5.0 V 5.0 V
Logic Family CMOS CMOS EEPROM
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
Temperatura de funcionamiento 0 C to +70 C (commercial) 0 C to 70 C (Commercial)
Encapsulado 208-pin RQFP (PowerQuad Flat Pack) with exposed pad 208-pin RQFP (Plastic)
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] —
Recuento de pines 208 pins —
Family — MAX 9000
Product Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 35
Maximum User I/O Pins — 212
Flip-Flops — 484
Propagation Delay (tPD1) — 10 ns
Clock-to-Output (tCO) — 4.5 ns
Setup Time (tSU) — 3.0 ns
Maximum Counter Frequency (fCNT) — 144.9 MHz
Programming Interface — JTAG (IEEE 1149.1) - In-System Programmable

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización