EPM9560RC208-15 vs EPM9560RC208-15C Comparación

Comparación detallada lado a lado de EPM9560RC208-15 por Altera y EPM9560RC208-15C por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-15 EPM9560RC208-15C
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $0,00
Family MAX 9000 MAX 9000
Device Type EEPROM-based Complex Programmable Logic Device (CPLD) EEPROM-based CPLD (EPLD)
Usable Gates 12,000 gates 12,000
Macro Cells 560 macro cells —
Pin-to-Pin Delay 15 ns —
Counter Speed 117.6 MHz —
Tensión de alimentación 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, via IEEE Std. 1149.1 JTAG
Encapsulado 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Number of I/O Pins [DATA_NEEDED: number of I/O pins] —
Logic Array Blocks [DATA_NEEDED: number of logic array blocks] —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Speed Grade -15 (15 ns pin-to-pin) -15 (15 ns)
Architecture Third-generation Multiple Array MatriX (MAX) —
Macrocells — 560
User I/O Pins — 149
Propagation Delay (tPD) — 15 ns
Maximum Counter Frequency — 117.6 MHz
Supply Voltage Range — 4.75 V to 5.25 V
Nominal Supply Voltage — 5.0 V
I/O Voltage Compatibility — 3.3 V or 5 V
Configuration Memory — EEPROM (non-volatile)
Rango de temperatura de funcionamiento — 0C to +70C (commercial)
Logic Architecture — Multiple Array MatriX (MAX) third generation

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización