P3041NSE1NNB vs P3041NSE1PNB Comparación

Comparación detallada lado a lado de P3041NSE1NNB por NXP Semiconductors y P3041NSE1PNB por NXP Semiconductors. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

NXP Semiconductors
P3041NSE1NNB P3041NSE1NNB - QorIQ Quad-Core PowerPC 1.333GHz 1295-FCBGA | NXP

P3041NSE1NNB - QorIQ Quad-Core PowerPC 1.333GHz 1295-FCBGA | NXP

P3041NSE1NNB Obsolete
NXP Semiconductors
P3041NSE1PNB P3041NSE1PNB - 1.5GHz Quad-Core QorIQ P3 MPU | NXP | Networking

P3041NSE1PNB - 1.5GHz Quad-Core QorIQ P3 MPU | NXP | Networking

P3041NSE1PNB ✓ Activo

Comparación de especificaciones

Parámetro P3041NSE1NNB P3041NSE1PNB
Marca NXP Semiconductors NXP Semiconductors
Categoría Microcontrollers Microcontrollers
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $184,50 $198,50
Architecture PowerPC e500mc (RISC, 32-Bit) —
Number of Cores 4 4
Core Frequency (Max) 1.333 GHz —
Bus Width 32-Bit —
Package Type FCBGA-1295 (Flip-Chip BGA) —
Package Dimensions 37.5 mm x 37.5 mm x 3.53 mm, 1 mm pitch —
Series QorIQ P3 —
Security Co-Processor SEC 4.2 —
Memory Controllers DDR3 / DDR3L with ECC —
Ethernet Multiple 10 Gigabit and Gigabit MACs 2 x 10 Gbit/s + 5 x 1 Gbit/s ETSEC
PCIe PCIe Gen2 controllers 4 x PCIe Gen 2 controllers
Temperatura de funcionamiento 0C to +105C 0C to +105C Tj (standard temp)
Operating Voltage [DATA_NEEDED: detailed core/rail voltages] —
Lead Free Yes —
RoHS Compliance Compliant (per package marking) —
Estado del ciclo de vida Obsolete (NXP) —
Graphics Acceleration No —
Ordering Code P3041 0-105C Encrypted 1333MHz r1.1 —
Manufacturer — NXP USA Inc.
Product Family — QorIQ P3 (P3041)
Core Architecture — PowerPC e500mc
Data Width — 32-bit
Maximum Core Frequency — 1.5 GHz
Speed Grade / Suffix — 1500 (NSE = standard temp, SEC engine, 1500 MHz)
L1 Cache (per core) — 32 KB I-cache + 32 KB D-cache
L2 Cache (per core) — 128 KB backside
Platform Cache (shared) — 1 MB CoreNet
Encapsulado — 1295-ball FCPBGA (37.5 x 37.5 mm)
Memory Controller — DDR3 / DDR3L with ECC (up to 32-bit wide)
Security Engine — SEC 5.0 (IPSec, SSL/TLS, 3GPP)
Other Peripherals — 2 x SATA 2.0, 2 x USB 2.0, I2C, SPI, UART, GPIO
Estado RoHS — Compliant

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización