PADC34J45IRGZT vs ADS62P48IRGC25 Comparación

Comparación detallada lado a lado de PADC34J45IRGZT por Texas Instruments y ADS62P48IRGC25 por Texas Instruments. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Texas Instruments
PADC34J45IRGZT PADC34J45IRGZT - 14-Bit 160MSPS Quad ADC | Texas Instruments

PADC34J45IRGZT - 14-Bit 160MSPS Quad ADC | Texas Instruments

PADC34J45IRGZT ✓ Activo
Texas Instruments
ADS62P48IRGC25 ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments

ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments

ADS62P48IRGC25 ✓ Activo

Comparación de especificaciones

Parámetro PADC34J45IRGZT ADS62P48IRGC25
Marca Texas Instruments Texas Instruments
Categoría ADC/DAC ADC/DAC
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $51,80 $49,20
Resolución 14 bit 14 bit
Number of Channels 4 (quad) 2 (Dual)
Sample Rate 160 MSPS (max) —
Architecture Pipelined Pipelined
Input Type Differential Differential analog inputs
Data Interface JESD204B (subclass-0/-1) —
Number of A/D Converters 2 —
Analog Supply Voltage [DATA_NEEDED: AVDD nominal] 1.8 V
Digital Supply Voltage [DATA_NEEDED: DVDD nominal] 3.3 V
Rango de temperatura de funcionamiento -40C to +85C -40 C to +85 C (Industrial)
Encapsulado 48-pin VQFN-EP (RGZ) 7.00 mm x 7.00 mm —
Tipo de montaje Surface Mount Surface Mount
Input Bandwidth [DATA_NEEDED: analog input bandwidth] —
SNR (typical) [DATA_NEEDED: SNR at Fin=10 MHz] —
SFDR (typical) [DATA_NEEDED: SFDR at Fin=10 MHz] —
ENOB [DATA_NEEDED: ENOB at 160 MSPS] —
Power Consumption [DATA_NEEDED: total power at 160 MSPS] —
Nivel MSL [DATA_NEEDED: MSL rating] 3
Estado RoHS Compliant Compliant
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free status] —
Sample Rate (max) — 210 MSPS
Output Interface — DDR LVDS / Parallel CMOS (selectable)
Encapsulado / Carcasa — 64-VQFN (RGC) 9x9 mm (HVQCCN)
Recuento de pines — 64
Lead Free — Yes
Input Clock Type — LVDS differential clock
Internal Dither — Yes (programmable)
Programmable Gain — Yes (improves SFDR at lower FS inputs)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización