5M80ZT100I5N vs 5M80ZT100C4N Comparaison
Comparaison détaillée côte à côte de 5M80ZT100I5N par Intel et 5M80ZT100C4N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | 5M80ZT100I5N | 5M80ZT100C4N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,37 | $5,45 |
| Family | MAX V CPLD | MAX V |
| Logic Elements (LE) | 80 | — |
| Macrocells (approx.) | 160 | — |
| User I/O Pins | 64 | — |
| Boîtier | TQFP-100 (100 pins, 0.5 mm pitch) | TQFP-100 (T100) |
| Pin-to-Pin Logic Delay (tPD) | 7.5 ns | — |
| Core Supply Voltage (VCCINT) | 1.71 V to 1.89 V (1.8 V typical) | — |
| I/O Supply Voltage (VCCIO) | 1.2 V / 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Operating Temperature (Industrial) | -40 °C to +100 °C | — |
| Configuration Memory | Internal non-volatile flash (instant-on) | — |
| UFM (User Flash Memory) | Up to 8 Kbits user-accessible | — |
| JTAG / ISP | IEEE 1149.1 boundary-scan + in-system programming | — |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | MSL3 (per JEDEC J-STD-020) | — |
| Statut RoHS | Compliant | Compliant |
| Logic Elements (LEs) | — | 80 |
| Macrocells | — | 64 |
| Pin-to-Pin Delay (tPD) | — | 7.5 ns |
| Maximum User I/O Pins | — | 79 |
| Number of Global Clocks | — | 4 |
| User Flash Memory | — | 8 Kbit |
| Core Voltage (VCCINT) | — | 1.8 V |
| I/O Voltage (VCCIO) | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Température de fonctionnement | — | 0C to +85C (Commercial) |
| Process Technology | — | 0.18 µm flash CMOS |
| Configuration Method | — | Non-volatile flash (instant-on) |
| Programming Interface | — | JTAG (IEEE 1149.1) |