ATSAMA5D26A-CUR vs ATSAMA5D26B-CU Comparaison
Comparaison détaillée côte à côte de ATSAMA5D26A-CUR par Microchip Technology et ATSAMA5D26B-CU par Microchip Technology. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Microchip Technology
ATSAMA5D26A-CUR - 500MHz Cortex-A5 MPU, 289-LFBGA | Microchip
ATSAMA5D26A-CUR ✓ ActifMicrochip Technology
ATSAMA5D26B-CU - ARM Cortex-A5 500MHz MPU, 289-LFBGA | Microchip
ATSAMA5D26B-CU ✓ ActifComparaison des spécifications
| Paramètre | ATSAMA5D26A-CUR | ATSAMA5D26B-CU |
|---|---|---|
| Marque | Microchip Technology | Microchip Technology |
| Catégorie | Microcontrollers | Microcontrollers |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $14,20 | $7,50 |
| Core Architecture | ARM Cortex-A5 (ARMv7-A) | — |
| Maximum CPU Clock | 500 MHz | 500 MHz |
| Core Count | 1 | 1 |
| Bit Width | 32-bit | — |
| Internal SRAM | 128 KB | — |
| Internal ROM | 160 KB | — |
| L1 Instruction Cache | 32 KB | — |
| L1 Data Cache | 32 KB | — |
| FPU / NEON | Yes (single-precision FPU + NEON) | — |
| Memory Interfaces | DDR2, DDR3L, LPDDR2, LPDDR3, QSPI, e.MMC, NAND, NOR | — |
| External Memory Bus | 16-bit EBI | — |
| Display Controller | Integrated LCD controller up to WXGA (1366x768) | 24-bit TFT LCD with overlay |
| Ethernet | 2x 10/100 Mbps EMAC (GMII/RGMII/MII) | 2x 10/100 Mbps MAC with IEEE 1588 |
| USB | 2x USB 2.0 High-Speed Host + 1x USB 2.0 Device/Host | 3x USB 2.0 (Host/Device/HSIC) |
| CAN | 2x CAN-FD | — |
| Crypto Accelerator | AES, SHA, TRNG, secure boot | — |
| ADC | 12-bit, 1 Msps, up to 12 channels | — |
| Boîtier | 289-LFBGA, 14x14 mm, 0.8 mm pitch | 289-LFBGA (14x14 mm) |
| Supply Voltage (Core) | 1.2 V (typ) | 1.2 V |
| Température de fonctionnement | -40C to +85C (Industrial) | -40C to +85C (Industrial) |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | 3 (per JEDEC J-STD-020) | — |
| Statut RoHS | Compliant | Compliant |
| Core Processor | — | ARM Cortex-A5 |
| Largeur du bus de données | — | 32-bit |
| On-chip SRAM | — | 128 KB |
| On-chip ROM | — | 160 KB |
| Instruction Cache | — | 32 KB |
| Data Cache | — | 32 KB |
| NEON MPE Co-processor | — | Yes |
| External Memory Support | — | DDR2, DDR3L, LPDDR2, LPDDR3, QSPI, e.MMC |
| CAN-FD | — | Yes |
| Crypto Engine | — | AES, SHA, TRNG |