EP1810GI-45 vs EP1810JM-45 Comparaison
Comparaison détaillée côte à côte de EP1810GI-45 par Altera et EP1810JM-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810GI-45 | EP1810JM-45 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $56,40 | $14,20 |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns (max, -45 speed grade) |
| Speed Grade | -45 | — |
| Technology | CMOS | CMOS, UV-EPROM configuration |
| Package Type | Ceramic Pin Grid Array with UV window | JLCC-68 (ceramic J-leaded chip carrier) |
| Nombre de broches | 68 | 68 |
| Type de montage | Through-Hole | Surface Mount (J-lead) |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| Statut RoHS | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS status - legacy mil-spec part] |
| Lead-Free | No | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | -55 C to +125 C (military grade) |
| Tension d'alimentation | [DATA_NEEDED: VCC range] | — |
| Device Family | — | Classic EPLD (EP1810 series) |
| Usable Gates | — | ~900 gates |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| Package Code | — | JM (windowed ceramic, UV-erasable) |
| I/O Compatibility | — | CMOS / TTL |
| Configuration Method | — | JEDEC fuse map, EPROM programmer |
| Programming Technology | — | UV-erasable EPROM (non-volatile, instant-on) |
| Logic Type | — | EPLD / PLD (programmable logic device) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |