EP1810JC-25 vs EP1810GM883B Comparaison

Comparaison détaillée côte à côte de EP1810JC-25 par Intel et EP1810GM883B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810JC-25 EP1810GM883B
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $6,80 $125,40
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera/Intel Classic EPLD (EP1810 series) —
Macrocells 48 48
Propagation Delay (tPD) 25 ns 50 ns max
Maximum Toggle Frequency [DATA_NEEDED: max fMAX] —
Input Lines 60 (including I/O) —
I/O Lines 48 —
Dedicated Inputs 12 12
External Clock Inputs 4 —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.5 V to 5.5 V
Température de fonctionnement -40 °C to 85 °C (industrial, per distributor listings) -55 °C to +125 °C (Military, MIL-STD-883B)
Technology CMOS, UV-erasable (windowed ceramic DIP) CMOS, UV-erasable
Boîtier 28-pin ceramic DIP (J) with quartz window —
Type de montage Through-hole Through-hole (PGA socket or PCB through-hole)
Erasure Method UV light (windowed package) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] —
Statut du cycle de vie NRND (Not Recommended for New Designs) —
Device Family — EP1810 (Classic EPLD)
User Flip-Flops — Up to 64
Total Inputs — 60
I/O Pins — 48 (bidirectional, tri-state)
Package Type — Ceramic Pin Grid Array (PGA), 84 pins
Package Designator — GM (ceramic PGA)
Processing Level — MIL-STD-883B (Class B)
Programming Method — UV-erasable / Altera programming hardware
Lead-Free / RoHS — [DATA_NEEDED: lead-free status]
Logic Family — TTL-compatible I/O

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis