EP1M120F484C6N vs EP1M120F484C7AES Comparaison
Comparaison détaillée côte à côte de EP1M120F484C6N par Intel et EP1M120F484C7AES par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1M120F484C6N | EP1M120F484C7AES |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $56,50 | $65,80 |
| Family | Mercury (APEX PLD platform) | — |
| Typical Gates | 120,000 | — |
| Logic Cells / Elements | 4,800 | — |
| Logic Array Blocks (LABs) | 480 | — |
| User I/Os | 303 | — |
| Boîtier | 484-ball FC-FBGA (FineLine BGA) | — |
| Core Supply Voltage (VCCINT) | 1.71 V to 1.89 V (1.8 V nominal) | — |
| Transceiver Data Rate | Up to 1.25 Gbps with CDR | — |
| Température de fonctionnement | 0C to 85C (commercial) | 0 C to +85 C |
| Process Technology | CMOS | — |
| Architecture | LUT-based, optimized for high-speed interconnect | — |
| MultiCore Support | Yes (hot socketing) | — |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | 3 (per JEDEC J-STD-020) | — |
| Statut RoHS | Compliant | unknown |
| Series | — | Mercury (EP1M120) |
| Logic Family | — | CMOS |
| Device Type | — | FPGA (Field Programmable Gate Array) |
| Logic Elements / Cells | — | 49,152 |
| Memory Bits | — | 4,800 |
| User I/O Pins | — | 303 |
| Total Package Pins | — | 484 |
| Package Type | — | FineLine BGA-484 (PBGA484) |
| Terminal Pitch | — | 1.00 mm |
| Supply Voltage (Core) | — | 1.8 V |
| Integrated Transceivers | — | Yes, with CDR up to 1.25 Gbps |
| Configuration Method | — | SRAM (volatile, requires external PROM) |