EP1S10F484C5N vs EP1S20F484C6N Comparaison

Comparaison détaillée côte à côte de EP1S10F484C5N par Intel et EP1S20F484C6N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1S10F484C5N EP1S20F484C6N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $52,00 $440,00
Series Stratix —
Family Stratix (original) Stratix
Logic Elements (LEs) 10,570 —
Logic Array Blocks (LABs) 1,057 —
Embedded Memory Bits 920,448 —
TriMatrix Memory Blocks 14 —
Embedded DSP Blocks 6 (≈48 9-bit multipliers) —
PLLs 4 —
Global Clock Networks 12 —
Maximum User I/O 335 —
User I/O Standard Support LVDS, LVPECL, PCI-X, RapidIO, DDR —
Process Technology 0.13 µm CMOS 130 nm CMOS
Core Voltage (VCCINT) 1.5 V —
Maximum Internal Frequency 500 MHz (per Stratix datasheet) —
Operating Temperature (TJ) 0 °C to 85 °C (Commercial) —
Boîtier 484-ball FCBGA (F484), 23 x 23 mm, 1.0 mm pitch 484-Ball FCBGA (23 x 23 mm, 1.0 mm pitch)
Type de montage Surface Mount Surface Mount
Configuration Method JTAG / Passive Serial / Active Serial —
Device Status Obsolete - last time buy completed —
Design Toolchain Quartus II (≤ v13.0) —
Logic Elements — 18,460
Embedded Memory — 1,669,248 bits
DSP Blocks — [DATA_NEEDED: DSP block count]
User I/O Pins — 361
Core Supply Voltage — 1.5 V
I/O Supply Voltage — [DATA_NEEDED: I/O voltage - check datasheet]
Température de fonctionnement — 0 C to 85 C (Commercial)
Speed Grade — 6
Maximum Internal Clock — 450.05 MHz
Configuration Interface — JTAG (IEEE 1149.1), Serial/Parallel (AS/PS) - EPC device compatible
Statut RoHS — [DATA_NEEDED: confirm via Intel product page]
Lead-Free — [DATA_NEEDED: confirm]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis