EP1S10F672C7 vs EP1S10F672I7N Comparaison
Comparaison détaillée côte à côte de EP1S10F672C7 par Altera et EP1S10F672I7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S10F672C7 | EP1S10F672I7N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $158,00 | $118,00 |
| Family | Stratix | Stratix |
| Logic Elements | 10,570 | 10,570 |
| Embedded Memory | 920,448 bits | 920 Kbits (TriMatrix) |
| User I/Os | 345 | 345 |
| Boîtier | 672-pin FBGA (FineLine BGA) | 672-ball FineLine BGA, 35 x 35 mm, 1.27 mm pitch |
| Package Dimensions | 35 x 35 mm, 1.27 mm pitch | — |
| Process Technology | 130 nm CMOS | 130 nm CMOS |
| Core Voltage (VCCINT) | 1.5 V | — |
| Logic Cells | 10,570 | — |
| LABs (Logic Array Blocks) | 1,057 | — |
| Température de fonctionnement | 0 C to 85 C (Commercial) | 0C to 85C |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| I/O Standards | LVTTL, LVCMOS, LVDS, SSTL, HSTL | — |
| Configuration Mode | JTAG, Passive Serial, Active Serial | — |
| Statut RoHS | unknown | [DATA_NEEDED: per Intel PDN] |
| Logic Array Blocks (LABs) | — | 1,057 |
| Core Supply Voltage | — | 1.5 V |
| Maximum Internal Frequency | — | 420.17 MHz |
| Logic Family | — | CMOS |
| DSP Blocks | — | Yes (dedicated) |
| Configuration Interface | — | Active Serial / Passive Serial / JTAG |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Speed Grade | — | I7 (industrial, -7 speed bin) |
| Niveau MSL | — | 3 (per JEDEC J-STD-020, typical for BGA of this era) |