EP1S20F672C7 vs EP1S20F672C6 Comparaison
Comparaison détaillée côte à côte de EP1S20F672C7 par Intel et EP1S20F672C6 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S20F672C7 | EP1S20F672C6 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $195,00 | $470,00 |
| Series | Stratix | Stratix |
| Family | Altera Stratix FPGA | Stratix (first generation) |
| Logic Elements (LEs) | 18,460 | 18,460 |
| Embedded Memory Bits | 1,669,248 | 1,669,248 |
| User I/O Pins | 426 | — |
| DSP Blocks | [DATA_NEEDED: DSP block count] | — |
| Boîtier | 672-ball FineLine BGA (35 x 35 mm, 1.27 mm pitch) | 672-ball FineLine BGA |
| Logic Family | CMOS, SRAM-based | — |
| Core Supply Voltage | 1.5 V | — |
| Température de fonctionnement | 0C to 85C (commercial) | 0°C to +85°C (Commercial) |
| Speed Grade | C7 | C6 |
| Configuration Modes | JTAG, Passive Serial, Fast Passive Parallel, Active Serial | — |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Statut RoHS | unknown | [DATA_NEEDED: RoHS compliance status] |
| Clock PLLs | Up to 10 | — |
| Manufacturer | — | Altera (now Intel) |
| Process Technology | — | 0.13 µm CMOS |
| Logic Array Blocks (LABs) | — | 1,846 |
| Maximum User I/Os | — | 426 |
| Package Code | — | F672 |
| Tension d'alimentation | — | Core 1.5 V, I/O programmable |