EP1S25F780I6N vs EP1S30F780I6N Comparaison

Comparaison détaillée côte à côte de EP1S25F780I6N par Intel et EP1S30F780I6N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1S25F780I6N EP1S30F780I6N
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $1 250,00 $225,00
Family Stratix Stratix
Logic Elements 25,660 32,470
Logic Array Blocks (LABs) 2,566 —
Total RAM Bits 1,944,576 3,317,184 bits
User I/O Pins 597 —
Boîtier 780-BBGA (FineLine BGA, 29 x 29 mm, 1.0 mm pitch) —
Process Technology 130 nm CMOS 130 nm
Core Voltage 1.5 V —
Speed Grade 6 (I6 - industrial) -6
Température de fonctionnement 0C to 85C (industrial) -40C to +100C (Industrial, I6)
Type de montage Surface Mount (BGA) Surface Mount
Niveau MSL 3 (per Partstack listing) 3 (per typical FBGA moisture sensitivity)
Lead Free Yes (per Ampheo listing) —
Statut RoHS [DATA_NEEDED: rohs status] —
DSP Blocks Yes (dedicated 9/18/36-bit multipliers) Yes (TriMatrix + DSP blocks per Stratix family)
Embedded PLL Yes —
LVDS Support Yes (up to 840 Mbps per Altera datasheet family) —
Configuration Mode JTAG / Passive Serial / Fast Passive Parallel (per Stratix family) —
User I/O Count — 597
Package Type — 780-BBGA, FCBGA (FineLine BGA)
Supply Voltage (Core) — [DATA_NEEDED: core voltage]
I/O Standards Supported — LVTTL, LVCMOS, LVDS, SSTL, HSTL
Lead-Free / RoHS — Lead-free terminal finish (N suffix), RoHS-compliant
JEDEC Code (e1) — e1 (Pb-free / matte tin)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis