EP1S40F1020I6 vs EP1S60F1020I6GB Comparaison

Comparaison détaillée côte à côte de EP1S40F1020I6 par Altera et EP1S60F1020I6GB par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1S40F1020I6 EP1S60F1020I6GB
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $1 995,00 $4 200,00
Family Stratix Stratix (First-generation)
Logic Elements 41,250 57,120
Adaptive Logic Modules (ALMs) [DATA_NEEDED: ALM count for EP1S40] —
Configurable Logic Blocks (CLBs) 4,697 —
Logic Array Blocks (LABs) 4,125 —
Embedded Memory 3,423,744 bits —
Maximum User I/O 773 773
Embedded DSP Blocks 14 (per Stratix family datasheet) —
Process Technology 0.13 µm CMOS 0.13 µm CMOS
Core Supply Voltage (VCCINT) 1.5 V —
Plage de température de fonctionnement -40C to +85C (industrial) —
Boîtier 1020-ball FC-FBGA, 33 × 33 mm, 1.0 mm pitch 1020-ball FCBGA (33 x 33 mm, 1.0 mm pitch)
Type de montage Surface Mount Surface Mount
Statut RoHS unknown Compliant (GB suffix)
Statut du cycle de vie Obsolete (per distributor listings) —
Approximate Logic Array Blocks — 6,570
Embedded Memory Bits — 5,215,104
Température de fonctionnement — -40C to +100C (industrial, I6 grade)
Tension d'alimentation — Multi-rail (core 1.5 V, I/O 1.5/1.8/2.5/3.3 V per bank)
DSP Blocks — Yes (9 x 9 multipliers with 36-bit accumulators)
PLLs — Yes (multiple, for clock management)
Configuration Modes — Passive Serial, Fast Passive Parallel, JTAG
Niveau MSL — 3 (168 hours, JEDEC J-STD-020)
Lead-Free — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis