EP1SGX25DF1020C6ESL vs EP1SGX25DF1020C6B Comparaison

Comparaison détaillée côte à côte de EP1SGX25DF1020C6ESL par Altera et EP1SGX25DF1020C6B par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1SGX25DF1020C6ESL EP1SGX25DF1020C6B
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $1 095,00 $175,00
Family Stratix GX EP1SGX25
Logic Elements 25,660 25,660
Total RAM Bits 1,944,576 bits —
User I/O Pins 607 —
LABs/CLBs 2,566 —
Boîtier 1020-BBGA (FineLine BGA) 1020-BBGA (33 × 33 mm, 1.0 mm pitch)
Core Voltage 1.5 V —
Température de jonction en fonctionnement 0 C to 85 C —
Type de montage Surface Mount Surface Mount (BGA)
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Configuration Method Passive Serial / Fast Passive Parallel / JTAG —
Process Node 0.13 um CMOS —
Transceivers Embedded multi-gigabit transceivers (per Stratix GX family) Embedded high-speed serial transceivers (multi-gigabit)
DSP Blocks Yes (embedded DSP blocks) Hardware multipliers / DSP blocks
Speed Grade C6 C6
I/O Standards Supported LVTTL, LVCMOS, SSTL, HSTL, LVDS (per family) —
Series — Stratix GX
Total Memory Bits — 1,944,576
User I/O Count — 607
Supply Voltage (Core) — 1.5 V
Température de fonctionnement — 0 °C to 85 °C (Commercial)
Niveau MSL — [DATA_NEEDED: MSL rating]
Lead-Free — Yes (per DigiChip package note)
PLLs — On-chip phase-locked loops for clock management
External Memory Support — DDR, DDR2, SDR, QDR, QDRII SRAM
Hard IP — PCI Express (per Stratix GX family)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis