EP20K1000CF33C9ES vs EP20K1000CF33C8ES Comparaison

Comparaison détaillée côte à côte de EP20K1000CF33C9ES par Altera et EP20K1000CF33C8ES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EP20K1000CF33C9ES EP20K1000CF33C9ES - APEX-20KC FPGA 1M Gates 38400 LE 1020-FBGA

EP20K1000CF33C9ES - APEX-20KC FPGA 1M Gates 38400 LE 1020-FBGA

EP20K1000CF33C9ES ⚠ Dernier achat

Comparaison des spécifications

Paramètre EP20K1000CF33C9ES EP20K1000CF33C8ES
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $215,00 $155,00
Family APEX-20KC APEX (Advanced Programmable Embedded Matrix)
Manufacturer Intel (formerly Altera) —
Typical Gate Count 1,000,000 system gates —
Logic Elements 38,400 —
Logic Array Blocks (LABs) 3,840 —
Embedded System Blocks (ESBs) 212 Dual-port RAM / ROM / CAM
Total Embedded RAM Bits 327,680 bits —
Maximum User I/O Pins 708 —
Boîtier 1,020-ball FineLine BGA (FBGA) 1020-ball FC-FBGA (Flip-Chip Fine-pitch BGA)
Speed Grade C9 C8 (Commercial)
Température de fonctionnement 0 C to +85 C (commercial) 0 °C to +85 °C (Commercial)
Process Technology 0.18 um CMOS 0.15 µm CMOS
Logic Element Architecture 4-input LUT with dedicated carry chain —
Maximum Embedded RAM per ESB 32,768 bits (dual-port, FIFO support) —
Phase-Locked Loops Up to 4 enhanced PLLs —
MultiVolt I/O Support 1.8V / 2.5V / 3.3V / 5.0V —
JTAG Support IEEE 1149.1 boundary-scan —
Configuration Method Passive serial / Passive parallel / JTAG —
Statut RoHS [DATA_NEEDED: RoHS compliance status] unknown
Lead-Free [DATA_NEEDED: lead-free finish status] unknown
Series — APEX 20KC
System Gates — 1,000,000
Logic Elements / Cells — 38,400
Embedded Memory Bits — 327,680
Maximum User I/O — 708
Type de montage — Surface Mount (BGA)
Core Supply Voltage — 1.8 V
Maximum Toggle Frequency — 301.21 MHz
Architecture — MultiCore (LUT + Embedded System Blocks)
Number of PLLs — 4
Programming Interface — JTAG (IEEE 1149.1) - serial via Altera Quartus

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis