EP20K100QI240-2V vs EP20K100QC240-2 Comparaison

Comparaison détaillée côte à côte de EP20K100QI240-2V par Altera et EP20K100QC240-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EP20K100QI240-2V EP20K100QI240-2V - FPGA APEX 20K 100K Gates | Altera

EP20K100QI240-2V - FPGA APEX 20K 100K Gates | Altera

EP20K100QI240-2V Obsolete

Comparaison des spécifications

Paramètre EP20K100QI240-2V EP20K100QC240-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,00
Product Family APEX 20K —
Product Type Field Programmable Gate Array (FPGA) —
Total Gates 100K Gates —
Logic Elements/Cells 4,160 Cells —
Total RAM Bits 53,248 bits 53248
Number of User I/O 189 I/O lines —
Dedicated Inputs 4 dedicated inputs —
Maximum Internal Frequency 200 MHz 200 MHz
Process Technology 0.22 um CMOS —
Core Supply Voltage 2.5 V —
Operating Supply Voltage Range 2.375 V to 2.625 V —
Boîtier / Format 240-Pin PQFP / 240-BFQFP 240-BFQFP (PQFP-240)
Nombre de broches 240 —
Type de montage Surface Mount Surface Mount
Architecture MultiCore with LUT logic, product-term logic, and embedded memory —
Plage de température de fonctionnement [DATA_NEEDED: operating temperature range in degrees C] 0°C to 85°C (TJ)
Statut RoHS [DATA_NEEDED: RoHS status] Unknown
Series — APEX-20K
Device Type — Field Programmable Gate Array (FPGA)
Number of Logic Elements/Cells — 4160
Number of LABs/CLBs — 416
Number of User I/Os — 189
Typical Gate Count — 100000
Maximum System Gates — 263000
Tension d'alimentation de fonctionnement — 2.375 V to 2.625 V (2.5 V nominal)
Propagation Delay — 3 ns
Number of Pins / Terminals — 240
Terminal Pitch — 0.5 mm
Technology / Process — CMOS, 0.22 µm
Speed Grade — -2

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis