EP20K1500EBC652-1X vs EP20K1000EBC652-2X Comparaison

Comparaison détaillée côte à côte de EP20K1500EBC652-1X par Altera et EP20K1000EBC652-2X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K1500EBC652-1X EP20K1000EBC652-2X
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $175,00 $99,00
Family APEX 20KE APEX-20KE
Logic Elements / Cells 51840 —
System Gates 1.5 M —
Macros 3456 —
Total RAM Bits 442368 —
User I/O 488 —
Number of I/O Banks [DATA_NEEDED: I/O bank count] —
Propagation Delay 1.84 ns 1.6 ns
Internal Frequency 160 MHz (per digchip) / 400 MHz (per fpgakey) —
Core Voltage 1.8 V 1.8 V
Process Technology 0.22 µm CMOS 0.22 µm (some sources 0.15 µm) all-layer copper-metal CMOS
Température de fonctionnement 0 °C to +85 °C (commercial) 0 °C to +85 °C (commercial)
Boîtier 652-ball BGA (FCBGA / PBGA652) 652-pin FCBGA / PBGA (45 x 45 mm, 1.27 mm pitch)
Type de montage Surface Mount Surface Mount
Niveau MSL [DATA_NEEDED: MSL rating] —
Statut RoHS [DATA_NEEDED: RoHS compliance] Compliant
Configuration Method JTAG / SRAM —
Architecture MultiCore (LUT + product-term) —
Device Logic Elements — 38,400
Typical Gates — 1,000,000 system gates
Embedded Memory Bits — 327,680 bits
User I/O Pins — 488
Maximum User I/O — 488
Internal Maximum Frequency — 350 MHz
Logic Blocks / Macros — 2,560 macros
PLLs — 4
Configuration Interface — JTAG (IEEE 1149.1), Passive Serial, Altera configuration

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis