EP20K200EBC356-1 vs EP20K200CB356C7N Comparaison

Comparaison détaillée côte à côte de EP20K200EBC356-1 par Altera et EP20K200CB356C7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K200EBC356-1 EP20K200CB356C7N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $142,00 $92,00
Family APEX 20K (APEX 20KE) APEX 20KC
System Gates 200,000 200,000
Logic Elements / Cells 8,320 8,320
Maximum User I/Os 277 —
Core Voltage 1.8 V (1.71 V to 1.89 V) —
Process Technology 0.22 µm CMOS 0.15 um CMOS
Propagation Delay 2.5 ns 1.48 ns
Internal Performance Up to 367 MHz —
Boîtier 356-ball LBGA (35 x 35 mm) 356-ball PBGA (S-PBGA)
Type de montage Surface Mount (BGA) Surface Mount
Température de fonctionnement 0 °C to 85 °C (Commercial) 0C to +85C (Commercial)
Architecture MultiCore (LUT + product-term + embedded memory) —
On-chip Memory Embedded System Blocks (ESB / SRAM) —
Configuration Method JTAG (ByteBlaster / MasterBlaster), passive serial —
Development Software Altera Quartus II —
Statut RoHS [DATA_NEEDED: RoHS status not stated in verified sources] unknown
Statut du cycle de vie Obsolete / EOL —
Series — EP20K200
Maximum Operating Frequency — 3571.6 MHz (internal equivalent)
User I/Os — 263
Input Terminals — 267
Supply Voltage (Nominal) — 1.8 V
Embedded Memory — ESBs (dual-port RAM/ROM/FIFO)
Clock Management — PLL with up to 4 outputs
JTAG Support — Yes (IEEE 1149.1)
In-System Programmable — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis