EP20K200RC240-2X vs EP20K200RC240-3 Comparaison
Comparaison détaillée côte à côte de EP20K200RC240-2X par Altera et EP20K200RC240-3 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP20K200RC240-2X | EP20K200RC240-3 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $240,36 | $49,85 |
| Family | APEX-20K | — |
| Device Type | Field Programmable Gate Array (FPGA) | — |
| Number of Logic Elements/Cells | 8320 | — |
| Total RAM Bits | 106496 | — |
| Number of User I/Os | 174 | — |
| Boîtier | 240-BFQFP (RQFP) exposed pad | 240-BFQFP Exposed Pad (Plastic Quad Flat Pack) |
| Number of Terminals | 240 | — |
| Terminal Form | Gull Wing | — |
| Package Shape | Square | — |
| Core Supply Voltage | 2.5 V | — |
| Fréquence d'horloge maximale | 200 MHz | — |
| Process Technology | 0.22 um | — |
| Typical Gates | 200 K | — |
| Plage de température de fonctionnement | [DATA_NEEDED: Operating Temperature Range] | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | [DATA_NEEDED: RoHS Status] | [DATA_NEEDED: RoHS status] |
| Series | — | APEX-20K |
| Device Family | — | Apex 20KE |
| Logic Elements / Cells | — | 8320 |
| System Gates | — | 106496 |
| Number of Logic Array Blocks (LABs) | — | 832 |
| Maximum User I/O | — | 174 |
| Embedded Memory Blocks (ESBs) | — | 4 |
| Total Embedded RAM Bits | — | 53248 bits |
| Number of I/O Banks | — | 8 |
| Core Supply Voltage (VCCINT) | — | 1.8 V (typ) |
| I/O Supply Voltage Range | — | 2.375 V to 2.625 V |
| Speed Grade | — | -3 (commercial, low-power) |
| Température de fonctionnement | — | 0C to +85C |
| Configuration Mode | — | SRAM-based, JTAG / Passive Serial / Passive Parallel |
| JTAG Support | — | IEEE 1149.1 Boundary-Scan |