EP20K400GI655-1 vs EP20K400GI655-1X Comparaison
Comparaison détaillée côte à côte de EP20K400GI655-1 par Altera et EP20K400GI655-1X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EP20K400GI655-1X - 400K Gate APEX 20K FPGA, 16640 Logic Elements, 655-Pin CPGA | Altera (Intel)
EP20K400GI655-1X ObsoleteComparaison des spécifications
| Paramètre | EP20K400GI655-1 | EP20K400GI655-1X |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $195,00 | $160,00 |
| Family | APEX 20K | APEX 20K |
| Device Series | EP20K400 | — |
| Technology | CMOS, SRAM-based | — |
| Logic Elements | 16640 | 16640 |
| Typical Gates | 400000 | — |
| Maximum User I/O | 502 | — |
| Dedicated Inputs | 4 | 4 |
| Total Terminals | 655 | — |
| Propagation Delay | 2.5 ns | 2.5 ns (typical for -1 grade) |
| Package Type | Ceramic Pin Grid Array (CPGA-655) | Ceramic Pin Grid Array (CPGA) |
| JESD-30 Package Code | S-CPGA-P655 | — |
| Température de fonctionnement | -40C to +85C (Industrial) | -40 C to +85 C (industrial) |
| Moisture Sensitivity Level | MSL 1 | — |
| Peak Reflow Temperature | 220 C | 220 C |
| Programmability | In-system, JTAG boundary-scan (IEEE 1149.1) | — |
| Process Node | 0.18 micrometer CMOS | — |
| Statut RoHS | Compliant | Compliant |
| Device | — | EP20K400 |
| Number of Terminals | — | 655 |
| User I/O Lines | — | 502 |
| Package Code (JESD-30) | — | S-CPGA-P655 |
| Package Equivalence Code | — | SPGA655,47X47 |
| Package Body Material | — | CERAMIC (metal-sealed co-fired) |
| Speed Grade | — | -1 |
| Process Technology | — | CMOS, SRAM-based configuration |
| Niveau de sensibilité à l'humidité (MSL) | — | 1 |
| Type de montage | — | Through-Hole (PGA) |