EP20K400GI655-1V vs EP20K400GI655-1 Comparaison
Comparaison détaillée côte à côte de EP20K400GI655-1V par Intel et EP20K400GI655-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel
EP20K400GI655-1V ⚠ Dernier achat
Comparaison des spécifications
| Paramètre | EP20K400GI655-1V | EP20K400GI655-1 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $155,00 | $195,00 |
| Family | APEX 20K | APEX 20K |
| Typical Gates | 400,000 | 400000 |
| Logic Elements | 16,640 | 16640 |
| Maximum User I/O | 502 | 502 |
| Dedicated Inputs | 4 | 4 |
| Package Type | CBGA-655 (Ceramic Ball Grid Array) | Ceramic Pin Grid Array (CPGA-655) |
| Package Code (JESD-30) | S-CPGA-P655 | — |
| Package Equivalence Code | SPGA655, 47x47 | — |
| Process Technology | CMOS | — |
| Propagation Delay | 2.5 ns | 2.5 ns |
| Core Supply Voltage | 2.5 V | — |
| I/O Supply Voltage | 2.5 V / 3.3 V | — |
| Configuration | In-system programmable via JTAG | — |
| Boundary Scan | IEEE 1149.1 JTAG | — |
| Température de fonctionnement | [DATA_NEEDED: industrial vs military grade] | -40C to +85C (Industrial) |
| Niveau MSL | 1 | — |
| Package Body Material | Ceramic | — |
| Statut RoHS | [DATA_NEEDED] | Compliant |
| Device Series | — | EP20K400 |
| Technology | — | CMOS, SRAM-based |
| Total Terminals | — | 655 |
| JESD-30 Package Code | — | S-CPGA-P655 |
| Moisture Sensitivity Level | — | MSL 1 |
| Peak Reflow Temperature | — | 220 C |
| Programmability | — | In-system, JTAG boundary-scan (IEEE 1149.1) |
| Process Node | — | 0.18 micrometer CMOS |