EP20K400GI655-1X vs EP20K400GI655-1V Comparaison

Comparaison détaillée côte à côte de EP20K400GI655-1X par Altera et EP20K400GI655-1V par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Intel
EP20K400GI655-1V EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel

EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel

EP20K400GI655-1V ⚠ Dernier achat

Comparaison des spécifications

Paramètre EP20K400GI655-1X EP20K400GI655-1V
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $160,00 $155,00
Family APEX 20K APEX 20K
Device EP20K400 —
Logic Elements 16640 16,640
Number of Terminals 655 —
User I/O Lines 502 —
Dedicated Inputs 4 4
Package Type Ceramic Pin Grid Array (CPGA) CBGA-655 (Ceramic Ball Grid Array)
Package Code (JESD-30) S-CPGA-P655 S-CPGA-P655
Package Equivalence Code SPGA655,47X47 SPGA655, 47x47
Package Body Material CERAMIC (metal-sealed co-fired) Ceramic
Speed Grade -1 —
Propagation Delay 2.5 ns (typical for -1 grade) 2.5 ns
Process Technology CMOS, SRAM-based configuration CMOS
Niveau de sensibilité à l'humidité (MSL) 1 —
Peak Reflow Temperature 220 C —
Température de fonctionnement -40 C to +85 C (industrial) [DATA_NEEDED: industrial vs military grade]
Type de montage Through-Hole (PGA) —
Statut RoHS Compliant [DATA_NEEDED]
Typical Gates — 400,000
Maximum User I/O — 502
Core Supply Voltage — 2.5 V
I/O Supply Voltage — 2.5 V / 3.3 V
Configuration — In-system programmable via JTAG
Boundary Scan — IEEE 1149.1 JTAG
Niveau MSL — 1

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis