EP20K600CB652C7ES vs EP20K600CB652C-8 Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C7ES par Altera et EP20K600CB652C-8 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C7ES EP20K600CB652C-8
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $195,00 $86,00
Family APEX 20KC APEX 20KC (MultiCore)
Logic Elements 24,320 24,320
System Gates 600,000 —
Maximum System Gates 1,053,840 —
Embedded Memory Bits 311,296 —
Embedded System Blocks (ESB) 26 —
Maximum User I/O 488 —
User I/O (this package) 488 (652-BGA) —
Supply Voltage - Core 1.71 V to 1.89 V (1.8 V nominal) —
Maximum Internal Clock Frequency 1666.6 MHz —
Propagation Delay 1.6 ns 1.48 ns (per published source)
Process Technology 0.15 µm CMOS —
Température de fonctionnement 0 °C to +85 °C (commercial) 0 C to 85 C (commercial)
Package Type 652-ball FineLine BGA —
JEDEC Package Code S-PBGA-B652 —
Configuration Modes Passive Serial, Passive Parallel, JTAG —
JTAG Boundary Scan IEEE 1149.1 compliant —
Statut RoHS [DATA_NEEDED: RoHS status] —
PLLs 4 —
Type de montage Surface Mount (BGA) Surface Mount (thermally enhanced)
Series — APEX 20KC
Typical Gates — 600,000
Embedded RAM — 311,296 bits
User I/Os — 488
Boîtier — 652-BGA (LBGA, 45 x 45 mm, 1.27 mm pitch)
Speed Grade — -8 (slowest, most timing margin)
VCCIO Options — 1.8 V / 2.5 V / 3.3 V
Process — 0.15 µm all-layer copper metal
PCI Compliance — PCI Local Bus Rev 2.2 at 33/66 MHz, 32/64-bit
Memory Interface Support — DDR SDRAM, ZBT SRAM, QDR SRAM, LVDS
Configuration — Enhanced (EPC) bitstream

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis