EP20K600CB652C8N vs EP20K600CB652I9N Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C8N par Altera et EP20K600CB652I9N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C8N EP20K600CB652I9N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $115,00 $158,00
Family APEX 20KC APEX 20KC
Device Type Loadable PLD / FPGA —
System Gates 600,000 600,000
Logic Elements 24,320 cells 24,320
Embedded Memory 311,296 bits ESB (Embedded System Block) RAM / CAM
User I/O Pins 488 —
Dedicated Inputs 4 4
Outputs 480 —
Propagation Delay (typ.) 1.48 ns —
Pin-to-Pin Timing 1.78 ns —
Internal Frequency (typ.) 301.21 MHz —
Core Supply Voltage 1.8 V nominal (1.71 V to 1.89 V) —
Process Technology 0.18 µm all-layer copper-metal 0.15 um CMOS
Speed Grade C8 —
Température de fonctionnement 0 °C to 85 °C (commercial) -40C to +100C (Industrial)
Boîtier 652-ball LBGA, 45 x 45 mm, 1.27 mm pitch 652-BGA (PBGA652)
Type de montage Surface Mount (BGA) —
Architecture MultiCore LUT + Embedded System Blocks (ESB) —
Pin-Compatible With APEX 20KE family —
Statut RoHS unknown —
Maximum Operating Frequency — 250 MHz
Core Voltage — 1.8 V
I/O Voltage — 3.3 V
Total I/O Pins — 488
General-Purpose I/O — 480
Terminal Pitch — 1.27 mm
Configuration Method — Passive Serial / Passive Parallel / JTAG
I/O Standards — LVDS, PCI, LVTTL, LVCMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis