EP2A25F672ES vs EP2A25F672C7 Comparaison
Comparaison détaillée côte à côte de EP2A25F672ES par Altera et EP2A25F672C7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP2A25F672ES | EP2A25F672C7 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $198,00 | $118,00 |
| Family | APEX II | — |
| Logic Elements | 24,320 | 25,000 |
| Maximum Gates | 900,000 | — |
| Embedded System Blocks (ESBs) | 24 | — |
| Maximum Embedded RAM | 1.4 Mbit | — |
| Maximum User I/O Pins | 492 | — |
| Boîtier | 672-ball FC-FBGA | 672-ball FCBGA (FineLine BGA) |
| Process Technology | 0.15 µm CMOS | 0.15-um all-layer copper, up to 8 metal layers |
| Core Voltage | 1.5 V | — |
| Maximum System Clock Frequency | 500 MHz | — |
| Number of PLLs | 4 | — |
| I/O Banks | 16 | — |
| Supported I/O Standards | LVTTL, LVCMOS, PCI, LVDS, LVPECL, HSTL | — |
| Configuration Mode | Serial / Parallel / JTAG | Passive Serial, Passive Parallel, JTAG |
| Plage de température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status] |
| Product Family | — | APEX II |
| Maximum System Gates | — | 1,650,000 |
| Maximum RAM Bits | — | 422,976 |
| User I/O Count | — | 492 |
| Supply Voltage (Core) | — | 1.5 V |
| LVDS Data Rate | — | 1 Gbps per channel (True-LVDS) |
| I/O Standards Supported | — | LVDS, LVPECL, PCML, HyperTransport |
| Température de fonctionnement | — | 0C to +85C (Commercial) |
| Speed Grade | — | -7 |
| Embedded System Blocks (ESB) | — | Yes - RAM, ROM, CAM, multiplier support |