EP2A40F672C6N vs EP2A40F672C9 Comparaison

Comparaison détaillée côte à côte de EP2A40F672C6N par Intel et EP2A40F672C9 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A40F672C6N EP2A40F672C9
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $165,00 $62,00
Family APEX II APEX II
Logic Elements 40,000 —
Maximum System Gates 1,125,000 —
Embedded RAM Bits 442,368 —
Embedded System Blocks (ESBs) 160 —
Maximum User I/O Pins [DATA_NEEDED: maximum user I/O count] —
Core Voltage 1.5 V 1.5 V
I/O Standards Supported LVTTL, LVCMOS, PCI, GTL+, SSTL, HSTL, 1.8V/2.5V/3.3V/5V True-LVDS, LVPECL, PCML, HyperTransport
Boîtier 672-ball FineLine BGA 672-BBGA, FC-FBGA (FineLine)
Température de fonctionnement Commercial (0C to +85C) 0 °C to 85 °C (commercial)
Speed Grade C6 (per part number suffix) —
Configuration Methods Passive Serial, Passive Parallel, JTAG —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Process Technology SRAM-based, 0.18 um (per family datasheet) 0.15 µm all-layer copper, up to 8 metal layers
PLL Count [DATA_NEEDED: PLL count] —
Device Family — APEX II PLD
Logic Elements / Cells — 38,400
System Gates — 1.5 M
Macros — 2,560
User I/Os — 492
Nombre de broches — 672
Package Size — 27 mm × 27 mm, 1 mm ball pitch
Logic Family — CMOS
Propagation Delay — 1.55 ns
Internal Speed Grade — 366 MHz

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis