EP2A70B724C8N vs EP2A70B724C7N Comparaison

Comparaison détaillée côte à côte de EP2A70B724C8N par Altera et EP2A70B724C7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A70B724C8N EP2A70B724C7N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $240,00 $188,00
Series APEX II (EP2A70) —
Family FPGA (PLD) APEX II (EP2A70)
System Gates 3,000,000 (3 M) 3,000,000
Logic Elements / Cells 67,200 —
Macrocells 16 —
Product Terms 32 —
Propagation Delay 2.49 ns —
Maximum Internal Clock Frequency 281 MHz —
Maximum Clock Frequency (fMAX) 1694.91 MHz —
Process Technology 0.15 um CMOS, SRAM-based —
Core Supply Voltage 1.5 V 1.5 V nominal
Architecture PLA-type / LUT-based —
Package Type FCBGA-724 (square) —
Number of Pins / Balls 724 —
Terminal Pitch 1.270 mm —
Type de montage Surface Mount (BGA) Surface Mount
Maximum User I/O 536 —
Device Type — FPGA (Field Programmable Gate Array)
Technology — 0.15 µm CMOS
Logic Cells / Logic Elements — 67,200
Maximum Internal Frequency — 420 MHz
Propagation Delay (typ.) — 2.17 ns
User I/O Pins — 536
Macrocells (memory blocks reference) — 16
I/O Supply Voltage — MultiVolt (1.5V / 1.8V / 2.5V / 3.3V / 5V tolerant)
Température de fonctionnement — 0 °C to +85 °C (Commercial)
Boîtier — 724-pin FCBGA (Flip-Chip BGA)
Ball Pitch — 1.27 mm
Seated Height — 3.5 mm
Configuration Method — JTAG, Passive Serial (PS), Fast Passive Parallel (FPP)
PLL Count — [DATA_NEEDED: PLL count]
Embedded Memory — Embedded System Blocks (ESBs) - dual-port RAM / ROM / CAM
Statut RoHS — [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis