EP2S60F672C5 vs EP2S15F672C4 Comparaison

Comparaison détaillée côte à côte de EP2S60F672C5 par Intel et EP2S15F672C4 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2S60F672C5 EP2S15F672C4
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $410,85 $235,00
Family Stratix II Stratix II
Device Family Stratix II FPGA —
Logic Elements 60,440 15,600
Configurable Logic Blocks (CLBs) 24,176 —
Total RAM Bits 2,544,192 bits —
Maximum User I/Os 492 366
Operating Frequency Up to 609.76 MHz —
Core Voltage 1.2 V —
Process Technology 90 nm CMOS —
Boîtier 672-ball FC-FBGA (35 × 35 mm, 1 mm pitch) 672-ball FineLine BGA (FBGA)
Type de montage Surface Mount —
Operating Temperature Grade Commercial (C5 suffix) —
Plage de température de fonctionnement 0°C to +85°C —
Number of PLLs 4 —
DSP Blocks 12 (dedicated 18 × 18 multipliers) 156 (approximate, per Stratix II family)
I/O Standards LVDS, LVTTL, SSTL, HSTL, PCI-X —
Configuration Scheme Fast Passive Parallel, JTAG, Active Serial —
Statut RoHS Non-RoHS (legacy product, pre-RoHS production runs) [DATA_NEEDED: RoHS compliance per Altera product page]
Embedded Memory Bits — 419,328 bits
Process Node — 90 nm
PLLs — 6
Température de fonctionnement — Commercial (0C to +85C, 'C' suffix)
Speed Grade — 4
Configuration Method — Serial / Parallel (passive serial, fast passive parallel, JTAG)
I/O Standards Supported — LVTTL, LVCMOS, LVDS, SSTL, HSTL (per Stratix II family)
Lead-Free — [DATA_NEEDED: lead-free finish status]
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis