EP3SE260F1152I4L vs EP3SE260F1517I4L Comparaison
Comparaison détaillée côte à côte de EP3SE260F1152I4L par Intel et EP3SE260F1517I4L par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP3SE260F1152I4L | EP3SE260F1517I4L |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $2 800,00 |
| Product Type | Field-Programmable Gate Array (FPGA) | — |
| Series | Stratix III E | Stratix III |
| Logic Elements | 255000 | 255,000 |
| Embedded Memory | 16672768 bit | 16,672,768 bits (16.6 Mbits) |
| Logic Array Blocks | 10200 LAB | — |
| User I/O Count | 744 | — |
| Core Voltage | 0.9 V | — |
| Supply Voltage Range | 0.86 V to 1.15 V | — |
| Process Technology | 65 nm | 65 nm CMOS |
| Reported Clock Frequency | 375 MHz | — |
| Boîtier | 1152-BBGA, FCBGA | — |
| Alternative Package Description | 1152-FBGA, 35 mm x 35 mm | — |
| Nombre de broches | 1152 | — |
| Type de montage | Surface Mount | Surface Mount |
| Manufacturer | Intel / Altera | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Compliant |
| REACH Status | [DATA_NEEDED: REACH status] | — |
| AEC-Q100 Qualification | [DATA_NEEDED: AEC-Q100 qualification] | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature] | -40C to +100C (Industrial) |
| Family | — | Stratix III Enhanced (E) |
| Maximum User I/O | — | 976 |
| Package Type | — | 1517-BBGA, FCBGA |
| Package Dimensions | — | 40 mm x 40 mm (BGA1517, 39x39, 1.0 mm pitch) |
| Temperature Grade | — | Industrial |
| Speed Grade | — | I4 |
| Lead-Free / RoHS | — | Yes (L suffix) |
| Supply Voltage (Core) | — | [DATA_NEEDED: core voltage] |
| DSP Blocks (18x18 Multipliers) | — | 768 |
| Configuration Method | — | JTAG, Passive Serial, Fast Passive Parallel |
| Niveau MSL | — | 3 (per JEDEC J-STD-020) |