EP4CGX50DF27C6N vs EP4CGX50DF27I7N Comparaison
Comparaison détaillée côte à côte de EP4CGX50DF27C6N par Intel et EP4CGX50DF27I7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP4CGX50DF27C6N | EP4CGX50DF27I7N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $155,00 | $155,40 |
| Family | Cyclone IV GX | — |
| Logic Elements (LE) | 49,888 | — |
| Logic Array Blocks (LAB) | 3,118 | — |
| Embedded Memory | 2,562,048 bits (~313 Kbyte) | — |
| Embedded Memory Blocks | M9K | — |
| Embedded 18x18 Multipliers | 140 | — |
| User I/O Pins | 310 | — |
| Transceivers | Up to 8 channels, 3.125 Gbps | — |
| PLLs | 4 | 8 (2 per quadrant, fractional capable) |
| Global Clocks | 20 | — |
| Core Voltage | 1.2 V | 1.15 V to 1.25 V (typ. 1.2 V) |
| Speed Grade | C6 (commercial) | — |
| Process Technology | 60 nm low-power | — |
| Boîtier | 672-ball FineLine BGA (FBGA) | 672-BGA (FBGA, 27x27 mm) |
| Température de fonctionnement | 0C to +85C (commercial) | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Compliant | Compliant |
| Series | — | Cyclone IV GX |
| Device Logic Elements | — | 49,888 |
| Number of LABs/CLBs | — | 3118 |
| Total RAM Bits | — | 2,562,048 |
| Number of I/O | — | 310 (max user I/O) |
| Number of Transceivers | — | 8 |
| Transceiver Data Rate | — | 3.125 Gbps |
| I/O Supply Voltage | — | 1.2 V to 3.3 V |
| Operating Temperature (Industrial) | — | -40 C to +100 C |
| Number of Pins/ Balls | — | 672 |
| Maximum Internal Clock Frequency | — | 472.5 MHz |
| DSP Blocks | — | 129 (18x18 multipliers) |
| Configuration Memory | — | SRAM-based (external flash) |
| Lead-Free / Halogen-Free | — | Yes (per Altera product page) |
| Niveau MSL | — | 3 (168 hours, per JEDEC J-STD-020) |