EP610DC15 vs EP610DC-30 Comparaison
Comparaison détaillée côte à côte de EP610DC15 par Intel et EP610DC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP610DC15 | EP610DC-30 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,50 | $10,40 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | Classic EPLD (Erasable Programmable Logic Device) |
| Family | EP610 Classic EPLD | EP610 (Classic Device Family) |
| Macrocells | 16 | 16 |
| Architecture | PAL-type | — |
| Propagation Delay (tPD) | 15 ns | 30 ns |
| Maximum Clock Frequency (fMAX) | 71.4 MHz | — |
| Pipelined Data Rate | up to 100 MHz | — |
| Total Inputs | 20 | — |
| I/O Lines | 16 | — |
| Product Terms | 160 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Technology | CMOS | CMOS EPROM |
| Température de fonctionnement | 0C to +70C | Commercial (0C to +70C) |
| Boîtier | 24-pin CDIP (Ceramic DIP, windowed) | 24-pin CERDIP (windowed) |
| Type de montage | Through-Hole | Through-Hole |
| Reprogrammability | Yes (UV erasable via windowed package) | — |
| Statut RoHS | unknown | — |
| Logic Expanders | — | 4 (4 product terms per macrocell) |
| Usable Gates | — | 300 |
| Maximum Pipelined Clock Frequency | — | 100 MHz |
| Dedicated Inputs | — | 16 |
| I/O Pins | — | 16 (with output enable) |
| Speed Grade | — | -30 (30 ns tPD) |
| Programmability | — | UV-erasable, windowed EPROM |
| Security Bit | — | Yes (protects design after programming) |
| Output Modes | — | Registered and Combinatorial |