EP610LI-35 vs EP610LC-35 Comparaison

Comparaison détaillée côte à côte de EP610LI-35 par Altera et EP610LC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610LI-35 EP610LC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,50 $9,95
Family Classic EPLD Altera Classic EPLD
Series EP610 —
Number of Macrocells 16 —
Usable Gates 300 300
Number of I/O Pins 16 —
Total Inputs 20 —
Dedicated Inputs 4 —
External Clock Inputs 2 —
Product Terms 160 —
Maximum Propagation Delay 35 ns (tpd) —
Maximum Operating Frequency 28.6 MHz (fmax) —
Pipelined Data Rate Up to 100 MHz —
Tension d'alimentation 5 V —
Process Technology CMOS —
Architecture PAL-type (AND-OR array) —
Boîtier 28-pin PLCC (windowed ceramic, 'LI') 28-pin PLCC (J-lead)
Plage de température de fonctionnement [DATA_NEEDED: military/industrial operating temperature range] —
Programming Technology UV-erasable (EPROM) —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: rohs_status]
Device Series — EP610
Macrocells — 16
Propagation Delay (tpd) — 37 ns
Supply Voltage (Vcc) — 5 V
Technology — CMOS EEPROM (one-time-programmable plastic)
Température de fonctionnement — Commercial (0C to +70C) [DATA_NEEDED: exact grade letter]
Speed Grade — -35 (slowest EP610)
Programmable Pins — 24 input / 16 output (shared macrocells)
Lead-Free — [DATA_NEEDED: lead_free]
Niveau MSL — [DATA_NEEDED: msl_level]
Programming Tool — MAX+PLUS II development system

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis