EP610PC30 vs EP610PC-25 Comparaison

Comparaison détaillée côte à côte de EP610PC30 par Altera et EP610PC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610PC30 EP610PC-25
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $42,00 $9,75
Device Type EPLD (Erasable Programmable Logic Device) OT PLD, PAL-type, CMOS
Family Classic EP610 —
Macrocells 16 —
Usable Gates 300 300
Propagation Delay (tPD) 30 ns —
Maximum Toggle Frequency 33.3 MHz —
Pipelined Data Rate Up to 100 MHz —
Supply Voltage (VCC) 5 V —
Technology CMOS CMOS, EPROM (UV-erasable)
Boîtier PDIP-24 PDIP-24 (0.3 inch, through-hole)
Type de montage Through-Hole Through-Hole (DIP)
Programming EPROM/EEPROM-based, MAX+plus II toolchain —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature grade]
Statut RoHS Not applicable (legacy through-hole, contains Pb per historical datasheet) [DATA_NEEDED: RoHS status]
Logic Capacity 16 macrocells / 300 gates equivalent —
Configuration Memory Non-volatile (UV-erasable or OTP variant) —
Manufacturer (Original) Altera Corporation (now Intel FPGA) —
Current Distributor Rochester Electronics, LLC —
Device Family — Classic EPLD (EP610 series)
Macro Cells — 16
Propagation Delay (tpd) — 25 ns
Maximum Pipelined Data Rate — 100 MHz
Supply Voltage (Vcc) — 5 V (nominal)
Dedicated Inputs — 4
I/O Pins — 20 (bidirectional, JTAG-programmable OE per macrocell)
Programming Method — EPROM (UV-erasable), via Altera programming hardware

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis