EP910DM883B vs EP910DM-40 Comparaison

Comparaison détaillée côte à côte de EP910DM883B par Altera et EP910DM-40 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910DM883B EP910DM-40
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $21,00
Manufacturer Altera (now part of Intel) —
Family Classic EPLD - EP910 Series Altera Classic EP910
Device Type Erasable Programmable Logic Device (EPLD) —
Architecture PAL-type AND-OR-NOT, CMOS PAL-type AND/OR with global programmable interconnect bus
Macrocells 24 24
Inputs 36 —
Outputs 24 —
Product Terms 240 240
Propagation Delay (tPD) 40 ns (typical) 40 ns
Fréquence d'horloge maximale 25 MHz —
Supply Voltage (VCC) 5 V —
Programming Voltage (VPP) 12.5 V (UV-erase window) —
Température de fonctionnement -55 °C to +125 °C (military) [DATA_NEEDED: operating temperature range]
Boîtier CDIP-40 (Ceramic DIP, 40-pin) 40-pin Ceramic DIP (Cerdip) with UV window
Type de montage Through-Hole (DIP) Through-Hole (DIP)
MIL Processing MIL-STD-883B Class B —
Configuration Memory UV-erasable EPROM —
Logic Elements Combinational + Registered —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Product Type — UV Erasable Programmable Logic Device (EPLD)
Dedicated Inputs — 36
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
External Clocks — 2
Process Technology — CMOS
Tension d'alimentation — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis