EP910IPC-25 vs EP910PC-0 Comparaison
Comparaison détaillée côte à côte de EP910IPC-25 par Intel et EP910PC-0 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910IPC-25 | EP910PC-0 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,40 | $8,70 |
| Family | Classic EPLD (EP910 series) | Classic EPLD |
| Manufacturer | Altera (now Intel) | — |
| Architecture | PAL-type EPLD, CMOS, UV/OTP | — |
| Usable Gates | 450 | 900 gates |
| Macrocells | 24 | 24 |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Maximum Frequency (fMAX) | 40 MHz | — |
| Dedicated Inputs | 12 | 10 |
| Bidirectional I/O Lines | 24 | — |
| Total Inputs (max) | 36 | — |
| Total Outputs (max) | 24 | — |
| Supply Voltage (VCC) | 5 V | — |
| Température de fonctionnement | 0C to +70C (commercial grade) | 0C to +70C (commercial) |
| Boîtier | 40-pin PDIP (PDIP-40) | PDIP-40 (Plastic DIP, 40-pin) |
| Type de montage | Through-Hole | Through-Hole (DIP) |
| Programming Method | EPROM cell (OTP / UV erasable) | UV-erasable / OTP |
| Development Tool | MAX+PLUS II | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Blocks | — | 6 (4 macrocells each) |
| I/O Pins | — | 24 |
| Speed Grade | — | -0 (slowest) |
| Tension d'alimentation | — | 5 V (single supply) |
| Process Technology | — | CMOS |
| Logic Compatibility | — | 100% TTL emulation |