EP910LI-40 vs EP910LI-40T Comparaison
Comparaison détaillée côte à côte de EP910LI-40 par Altera et EP910LI-40T par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910LI-40 | EP910LI-40T |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $12,90 | $9,75 |
| Manufacturer | Altera (now Intel PSG) | — |
| Product Family | Classic EPLD - EP910 series | — |
| Device Type | Erasable Programmable Logic Device (EPLD) | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 24 bidirectional | 24 |
| Maximum Logic Inputs | 36 | — |
| Product Terms | 240 | 240 |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| Technology | Low-power CMOS (L-suffix) | CMOS, UV-erasable EPROM |
| Température de fonctionnement | -40C to +85C (industrial, I-suffix) | -40C to +85C (Industrial) |
| Boîtier | PLCC-44 (J-lead, windowed ceramic) | Tape and Reel (suffix T); 40-pin DIP / 44-pin PLCC |
| Type de montage | Surface Mount (socket-compatible) | — |
| Programmability | UV-erasable, JEDEC-standard algorithm | — |
| Statut RoHS | Non-compliant (windowed ceramic PLCC, legacy) | [DATA_NEEDED: rohs status] |
| Lifecycle | Obsolete - replaced by MAX 7000 / MAX II CPLD family | — |
| Family | — | Classic EPLD |
| Maximum Inputs | — | 36 |
| Maximum Outputs | — | 24 |
| Tension d'alimentation | — | 5 V (typical) |
| Architecture | — | PAL-type with global bus |
| Programming Method | — | Altera Master Programming Unit (MPU), no JTAG |