EP910LI-50 vs EP910LI44 Comparaison

Comparaison détaillée côte à côte de EP910LI-50 par Altera et EP910LI44 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910LI-50 EP910LI44
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $65,00 $8,20
Family Altera Classic EPLD Classic EPLD
Macrocells 24 24
Usable Gates 450 —
Propagation Delay (tPD) 50 ns —
Package Type CERDIP-40 (L) PLCC-44 (J-lead, surface mount)
Package Pin Count 40 —
Supply Voltage (VCC) 5 V +/- 10% 4.75 V to 5.25 V (commercial), 4.5 V to 5.5 V (industrial)
Température de fonctionnement -40C to +85C (industrial) —
Technology CMOS, UV-erasable EPROM CMOS
Logic Blocks Classic AND/OR array architecture —
I/O Pins [DATA_NEEDED: I/O pin count] —
Programming Method EPROM programmer (UV-erasable window) Altera Logic Programmer card / Data I/O / third-party EPROM programmers
Statut RoHS [DATA_NEEDED: RoHS status] non-compliant (original PLCC-44 lead finish)
Lead-Free [DATA_NEEDED: lead-free status] —
Speed Grade Suffix -50 (50 ns tPD) —
Architecture — PAL-type, CMOS, One-Time-Programmable
Total Pins — 44
Dedicated Inputs — 12
Bidirectional I/O — 24
Maximum Logic Inputs — 36
Maximum Outputs — 24
Flip-Flops — 24
External Clocks — 2
Maximum Propagation Delay — [DATA_NEEDED: tpd for unmarked speed grade; speed-grade suffix encodes value: -15 = 15 ns, -20 = 20 ns, -25 = 25 ns, -30 = 30 ns, -35 = 35 ns, -40 = 40 ns, -45 = 45 ns, -50 = 50 ns]
Operating Temperature (L grade) — -40 °C to +85 °C (industrial)
Programmability — UV-erasable (windowed) or OTP
Type de montage — Surface Mount (PLCC socket compatible)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis