EP910PC-15 vs EP910PC-30 Comparaison

Comparaison détaillée côte à côte de EP910PC-15 par Altera et EP910PC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910PC-15 EP910PC-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,80 $6,50
Family Altera Classic EPLD Altera Classic EPLD
Usable Gates 900 ~450
Macrocells 24 24
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V ±10%
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Boîtier 24-pin PDIP (PDIP-24, 0.300 inch) PDIP-40 (plastic DIP, 0.6 inch)
Type de montage Through-Hole Through-hole DIP
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card —
Statut RoHS [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] Non-compliant (contains lead, PDIP package)
Niveau MSL Not applicable (through-hole) —
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Logic Inputs — 36 dedicated
I/O Pins — 12 bidirectional
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis