EP910PI-25T vs EP910PI-12T Comparaison
Comparaison détaillée côte à côte de EP910PI-25T par Altera et EP910PI-12T par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP910PI-25T | EP910PI-12T |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $9,95 |
| Family | Altera Classic EPLD Family | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Equivalent Gates | 900 (SSI/MSI equivalent) | — |
| Maximum Inputs | 36 | — |
| Maximum Outputs | 24 | — |
| Propagation Delay (tpd) | 25 ns | — |
| Supply Voltage (VCC) | 5 V | 5 V (4.75 V min, 5.25 V max) |
| Technology | CMOS, UV-erasable EPROM | — |
| Boîtier | 40-pin PDIP (600-mil) | 40-pin PDIP (Plastic DIP) |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Programming | UV-erasable | — |
| Type de montage | Through-Hole (DIP) | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | Non-compliant (legacy PDIP package, contains lead) |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Static Power | <100 mW (typical CMOS) | — |
| Propagation Delay (tPD) | — | 12 ns |
| Maximum Operating Frequency | — | 76.9 MHz |
| Logic Gates | — | [DATA_NEEDED: logic gate count] |
| I/O Pins | — | 24 |
| Dedicated Inputs | — | 12 |
| External Clock Inputs | — | 2 |
| Outputs | — | 24 |
| Terminals / Pin Count | — | 44 (PDIP-40 package pinout with NC pins) |
| Process Technology | — | CMOS |
| Programmable Technology | — | UV-erasable EPROM |
| Programming Interface | — | JEDEC-standard |
| Statut du cycle de vie | — | NRND / EOL (mature legacy product) |