EPC1213LC20 vs EPC1LC20C Comparaison

Comparaison détaillée côte à côte de EPC1213LC20 par Intel et EPC1LC20C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC1213LC20 EPC1LC20C
Marque Intel Altera
Catégorie EEPROM FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,40 $7,40
Type de mémoire OTP Configuration PROM (Flash-based) Serial Configuration Flash
Taille de mémoire 212 Kbit 1 Mbit (1,048,576 bits)
Interface Serial (Altera FPGA configuration protocol) Serial (DATA/DCLK) + JTAG (IEEE 1149.1)
Maximum Configuration Clock 6 MHz —
Supply Voltage (Core) 5.0 V —
I/O Voltage Tolerance 3.3 V / 5.0 V —
Programmability One-Time Programmable (OTP) via IEEE 1149.1 JTAG In-system via JTAG
In-System Programmability Yes (5.0 V and 3.3 V ISP) —
Supported FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Compression Support Yes (FPGA decompresses bitstream during load) —
Température de fonctionnement 0C to +70C (Commercial) -40C to +85C (industrial)
Boîtier 20-PLCC (J-lead, 9x9 mm) 20-pin LCC (Leadless Chip Carrier)
Package Code QCCJ —
Type de montage Surface Mount Surface Mount (ceramic)
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Configuration Clock (DCLK) — 8 MHz maximum
Tension d'alimentation — 3.3 V or 5.0 V
Cascading Support — Yes (nCS, CS pins)
Compatible FPGA Families — FLEX 10K, ACEX 1K, APEX 20K
JTAG Pins — TCK, TMS, TDI, TDO
Configuration Mode — Slave-serial (FPGA-master)
Niveau MSL — MSL3 (ceramic, floor life 168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis