EPC16UC88 vs EPC16UC88AA Comparaison

Comparaison détaillée côte à côte de EPC16UC88 par Altera et EPC16UC88AA par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC16UC88 EPC16UC88AA
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Unknown Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $20,45
Device Type In-system programmable configuration PROM for FPGAs —
Configuration Memory Capacity 16 Mb —
Tension d'alimentation 3.3 V core and I/O —
Boîtier 88-UBGA (11x8) —
Package Family UBGA —
In-System Programmability IEEE Std. 1532 compatible —
Programming Language Support Jam Standard Test and Programming Language (STAPL) —
JTAG Boundary Scan Supported —
nINIT_CONF Function Allows private JTAG instruction to start FPGA configuration —
Configuration Architecture Configuration controller and flash memory —
FPGA Configuration Use Automatic configuration after power-up or system initialization —
Data Output Configuration data output controlled by OE and nCS —
Output Control OE and nCS control tri-state buffer and address counter —
Type de montage Surface mount Surface Mount
Package Dimensions 11 mm x 8 mm —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
REACH Status [DATA_NEEDED: REACH status] —
Température de fonctionnement [DATA_NEEDED: operating temperature] 0 C to 70 C
Output Current [DATA_NEEDED: output current] —
Configuration Frequency [DATA_NEEDED: configuration frequency] —
AEC-Q100 Qualification [DATA_NEEDED: AEC-Q100 qualification] —
Programmable Type — In System Programmable
Taille de mémoire — 16Mb (16,777,216 bits)
Type de mémoire — EEPROM / Flash-based non-volatile
On-Chip Decompression — Yes (~35% bitstream compression)
Boîtier / Format — 88-UBGA (11x8 mm)
Packaging — Tray
Supply Voltage (VCC) — 3.0 V to 3.6 V
Interface — Serial + JTAG ISP
Configuration Interface — DCLK / DATA / nCONFIG / nSTATUS handshake to target FPGA
Cascade Support — Up to 8 devices in series
Lead Free — Yes (per DigiKey listing)
Target FPGAs — Altera FLEX 10K, APEX 20K, ACEX 1K and compatible families

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis