EPC1TI32 vs EPC2T32N Comparaison

Comparaison détaillée côte à côte de EPC1TI32 par Altera et EPC2T32N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC1TI32 EPC2T32N
Marque Altera Altera
Catégorie Memory ICs FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $6,95
Type de mémoire FPGA Configuration PROM (Serial, OTP) —
Memory Density 1 Mbit (1,046,496 bits) —
Interface Altera 4-pin serial (DCLK, DATA, nCONFIG, nSTATUS) Serial (DCLK / DATA0 / nCONFIG / nSTATUS / CONF_DONE)
Programming Interface JTAG (IEEE 1149.1) —
Tension d'alimentation 3.3 V (derived from VCCIO of target FPGA) —
Boîtier 32-pin TQFP (7 x 7 mm) 32-TQFP (7x7 mm)
Type de montage Surface Mount Surface Mount
Température de fonctionnement -40 C to +85 C (industrial) 0 C to +70 C
Compatible FPGAs ACEX 1K, FLEX 10K, FLEX 6000, MAX 9000 —
Replacement For EPC1064, EPC1441 —
Configuration Software Quartus II, MAX+PLUS II —
Programming Hardware MasterBlaster / ByteBlasterMV / USB-Blaster —
Statut RoHS [DATA_NEEDED: rohs status from datasheet] Compliant (lead-free)
Lead-Free [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: MSL level] —
Taille de mémoire — 1.6 Mbit
Programmable Type — In System Programmable (Flash)
Configuration Mode — Passive Serial (PS) / JTAG ISP
Fréquence d'horloge maximale — 10 MHz
Supply Voltage - VCCINT — 3.0 V to 3.6 V / 4.75 V to 5.25 V (dual supply)
JTAG Compliance — IEEE 1149.1 (boundary-scan, ISP)
Nombre de broches — 32
Sector Architecture — Flash with built-in CRC
Cascade Support — Yes (multi-device daisy-chain)
CONF_DONE / nSTATUS Drive — Open-drain

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis