EPC1TI32 vs EPC2TI32N Comparaison
Comparaison détaillée côte à côte de EPC1TI32 par Altera et EPC2TI32N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPC1TI32 | EPC2TI32N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | Memory ICs | Memory ICs |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $9,85 |
| Type de mémoire | FPGA Configuration PROM (Serial, OTP) | In-System Programmable Configuration PROM (Flash) |
| Memory Density | 1 Mbit (1,046,496 bits) | — |
| Interface | Altera 4-pin serial (DCLK, DATA, nCONFIG, nSTATUS) | — |
| Programming Interface | JTAG (IEEE 1149.1) | — |
| Tension d'alimentation | 3.3 V (derived from VCCIO of target FPGA) | — |
| Boîtier | 32-pin TQFP (7 x 7 mm) | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | -40 C to +85 C (industrial) | -40C to +85C |
| Compatible FPGAs | ACEX 1K, FLEX 10K, FLEX 6000, MAX 9000 | — |
| Replacement For | EPC1064, EPC1441 | — |
| Configuration Software | Quartus II, MAX+PLUS II | — |
| Programming Hardware | MasterBlaster / ByteBlasterMV / USB-Blaster | — |
| Statut RoHS | [DATA_NEEDED: rohs status from datasheet] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Niveau MSL | [DATA_NEEDED: MSL level] | — |
| Taille de mémoire | — | 1.6 Mbit |
| Programmable Type | — | In System Programmable (ISP via JTAG) |
| Type d'interface | — | Parallel configuration data output + JTAG (IEEE 1149.1) ISP |
| Supply Voltage - 3.3V Mode | — | 3.0 V to 3.6 V |
| Supply Voltage - 5V Mode | — | 4.5 V to 5.5 V |
| Boîtier / Format | — | 32-TQFP (7x7 mm) |
| Packaging | — | Tray |
| Supported FPGA Families | — | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, Mercury, FLEX 10K |
| JTAG Interface | — | Yes (IEEE 1149.1 compliant TAP for ISP) |
| Configuration Pins | — | nCONFIG, nSTATUS, CONF_DONE, DCLK, DATA[7:0] |
| Lead Free | — | [DATA_NEEDED: lead-free status] |