EPC2LC20N-W vs EPC2LI20N Comparaison

Comparaison détaillée côte à côte de EPC2LC20N-W par Altera et EPC2LI20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC20N-W EPC2LI20N
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $6,45 $5,10
Type de mémoire EPROM (UV-erasable, ISP) Non-volatile configuration PROM (Flash)
Taille de mémoire 1.6 Mbit 1.6 Mbit
Programmable Type In System Programmable In System Programmable (ISP via JTAG)
Configuration Interface Serial (DATA, DCLK, OE, nCS) —
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V —
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Boîtier 20-LCC (J-Lead) PLCC-20 —
Type de montage Surface Mount Surface Mount
Packaging Tape & Reel (-W suffix) Tube
Cascade Support Yes (with other EPC2 devices) —
Nombre de broches 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Configuration Mode — Serial
Maximum Configuration Frequency — 10 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 4.5 V to 5.5 V
Boîtier / Format — 20-PLCC (J-Lead), 9x9 mm
Supported FPGA Series — ACEX 1K, APEX II, Cyclone, Stratix II
JTAG Interface — IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO)
Configuration Pins — nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE
Statut RoHS — [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis